동시 멀티스레딩

3. 역사적 배경

멀티스레딩 CPU는 1950년대부터 존재했지만, 동시 멀티스레딩(SMT)은 1968년 IBM에서 ACS-360 프로젝트의 일환으로 처음 연구되었다.^[3] SMT를 채용한 최초의 주요 상용 마이크로프로세서는 DEC에서 개발한 알파 21464 (EV8)였다. 이 프로세서는 캘리포니아 대학교 샌디에이고의 딘 툴슨, 워싱턴 대학교의 수잔 에거스 및 헨리 레비와의 협력을 통해 개발되었다. 그러나 HP가 컴팩을 인수하고, 컴팩이 다시 DEC를 인수하기 직전에 알파 마이크로프로세서 라인이 중단되어 출시되지 못했다. 딘 툴슨의 연구는 인텔 펜티엄 4의 하이퍼스레딩 버전(코드명 "노스우드", "프레스콧")을 개발하는 데에도 활용되었다.

인텔 펜티엄 4는 2002년에 출시된 3.06GHz 모델부터 SMT를 구현한 최초의 현대 데스크톱 프로세서였으며, 이후 여러 프로세서에 도입되었다. 인텔은 이 기능을 하이퍼스레딩 기술(Hyper-Threading Technology)이라고 부르며, 기본적인 2개의 스레드 SMT 엔진을 제공한다. 인텔은 SMT가 없는 펜티엄 4에 비해 최대 30%의 속도 향상을 주장했지만,^[4] 실제 성능 향상은 애플리케이션에 따라 크게 달랐다. 프로세서 자원을 많이 사용하는 두 프로그램을 동시에 실행하면 하이퍼스레딩으로 인해 프로그램 중 하나 또는 둘 다가 약간 느려지는 경우도 있었다.^[5] 이는 펜티엄 4의 재생 시스템이 귀중한 실행 리소스를 묶어 대역폭, 캐시, TLB(Translation Lookaside Buffer), 재정렬 버퍼 항목과 같은 리소스에 대한 경쟁을 증가시키고, 두 프로그램 간에 프로세서 리소스를 균등화하여 실행 시간에 영향을 주었기 때문이다. 펜티엄 4 프레스콧 코어는 재생 대기열을 통해 재생 시스템에 필요한 실행 시간을 줄여 성능 저하 문제를 해결했다.^[6]

최신 Imagination Technologies(이매지네이션 테크놀로지스)의 MIPS 아키텍처 설계에는 "MIPS MT"라는 SMT 시스템이 포함되어 있다.^[7] MIPS MT는 헤비급 가상 처리 요소와 경량 하드웨어 마이크로스레드를 모두 제공한다. RMI Corporation(RMI)는 4개의 스레드를 실행하는 8개의 코어를 기반으로 하는 프로세서 SoC(System-on-a-chip)를 제공하는 최초의 MIPS 벤더였다. 스레드는 각 사이클마다 다른 스레드를 실행할 수 있는 파인 그레인 모드로 실행될 수 있으며, 스레드에 우선순위를 할당할 수도 있었다. Imagination Technologies MIPS CPU는 코어당 2개의 SMT 스레드를 가지고 있다.

IBM의 블루진(Blue Gene)/Q는 4방향 SMT를 가지고 있다.

2004년 5월에 발표된 IBM POWER5는 듀얼 코어 듀얼 칩 모듈(DCM) 또는 쿼드 코어 또는 옥타 코어 멀티 칩 모듈(MCM)으로 제공되며, 각 코어는 2개의 스레드 SMT 엔진을 포함한다. IBM의 구현은 이전 구현보다 더 정교하다. 다양한 스레드에 서로 다른 우선순위를 할당할 수 있으며, 더 파인 그레인 방식이며, SMT 엔진을 동적으로 켜고 끌 수 있어 SMT 프로세서가 성능을 향상시키지 못하는 워크로드를 더 잘 실행할 수 있다. 2010년, IBM은 각 프로세서가 4개의 동시 인텔리전트 스레드를 가진 8개의 코어를 가진 POWER7 프로세서를 기반으로 하는 시스템을 출시했다. 이는 해당 시점에 예약된 프로세스 스레드 수에 따라 1개의 스레드, 2개의 스레드 또는 4개의 스레드 사이에서 스레딩 모드를 전환하여 코어의 사용을 최적화한다. IBM POWER8은 코어당 8개의 지능형 동시 스레드(SMT8)를 가지고 있다.

2013년 z13 프로세서부터 시작하는 IBM Z는 코어당 2개의 스레드(SMT-2)를 가지고 있다.

선 마이크로시스템즈(Sun Microsystems)의 울트라SPARC T1 (2005년 11월 14일 출시 전까지 "Niagara"로 알려짐)과 코드네임(codename) "Rock"(2010년에 취소됨)은 SMT와 CMP 기술을 활용하는 SPARC의 구현으로 알려져 있지만, Niagara는 실제로 파인 그레인 멀티스레딩을 사용한다. 여러 스레드의 명령어가 매 사이클마다 문제 창을 공유하는 SMT와 달리, 프로세서는 매 사이클마다 다음 활성 스레드의 명령어를 발행하기 위해 라운드 로빈 방식을 사용한다. Sun Microsystems의 Rock 프로세서는 파이프라인이 하나 이상인 더 복잡한 코어를 가지고 있다.

오라클(Oracle Corporation) SPARC T3는 코어당 8개의 파인 그레인 스레드를 가지고 있으며, SPARC T4, SPARC T5, SPARC M5, M6 및 M7은 각 코어당 8개의 파인 그레인 스레드를 가지고 있으며, 이 중 2개는 동시에 실행할 수 있다.

후지쯔(Fujitsu) SPARC64 VI는 거친 입자 수직 멀티스레딩(VMT)을 가지고 있으며, SPARC VII 이상은 2방향 SMT를 가지고 있다.

인텔(Intel) 아이테니엄(Itanium) Montecito는 거친 입자 멀티스레딩을 사용하고, Tukwila 이상은 2방향 SMT(듀얼 도메인 멀티스레딩 포함)를 사용한다.

인텔(Intel) 제온 파이(Xeon Phi)는 하드웨어 기반 스레드를 가진 4방향 SMT(시간 분할 멀티스레딩 포함)를 가지고 있다.^[8] 2008년에 처음 출시된 인텔 아톰(Intel Atom)은 명령어 재정렬, 추측 실행 또는 레지스터 이름 변경을 지원하지 않으면서 2방향 SMT(하이퍼스레딩으로 판매)를 특징으로 하는 최초의 인텔 제품이다. 인텔은 코어 마이크로아키텍처에서는 부재했던 네할렘 마이크로아키텍처를 통해 하이퍼스레딩을 다시 도입했다.

AMD 불도저 마이크로아키텍처 FlexFPU 및 공유 L2 캐시는 멀티스레드이지만, 모듈의 정수 코어는 단일 스레드이므로 부분적인 SMT 구현일 뿐이다.^[9][10]

AMD 젠 마이크로아키텍처는 2방향 SMT를 가지고 있다.

VISC 아키텍처^{[11][12][13][14]}는 ''가상 소프트웨어 계층''(번역 계층)을 사용하여 단일 스레드의 명령어를 ''글로벌 프론트 엔드''로 보낸다. 이 프론트 엔드는 명령어를 ''가상 하드웨어 스레드렛''으로 분할하고, 이 스레드렛은 별도의 가상 코어로 전송된다. 그런 다음 이러한 가상 코어는 사용 가능한 리소스를 모든 물리적 코어로 보낼 수 있다. 여러 가상 코어가 단일 물리적 코어의 재정렬 버퍼에 스레드렛을 푸시할 수 있으며, 이는 여러 스레드렛에서 부분적인 명령어와 데이터를 동시에 실행 포트를 통해 분할할 수 있다. 각 가상 코어는 상대적인 출력의 위치를 추적한다. 이러한 형태의 멀티스레딩은 단일 스레드가 CPU의 모든 리소스를 사용할 수 있도록 함으로써 단일 스레드 성능을 향상시킬 수 있다. 리소스 할당은 거의 단일 사이클 지연 수준(개별 애플리케이션의 필요에 따라 할당 변경에 따라 1~4 사이클)으로 동적이다.

CPU의 성능(처리량) 향상을 위해, 고전적으로는 높은 클럭 속도와 명령 수준 병렬성(ILP)의 실현(수퍼스칼라의 채용, 파이프라인화 등을 통한 IPC의 향상), 캐시의 채용이 이루어졌다.^[20] 이들은 동시에 CPU 자원의 낭비를 발생시키고 있었다.^[21] 그래서, 스레드 수준 병렬성(TLP)의 개념이 생겨나, TLP는 SMP나 CMP에 의한 병렬화, FGMT와 같은 멀티스레드 기술로 실현되고 있었다. SMT는 그러한 기술에서의 파이프라인 충전률의 낮음을 결점으로 보고, FGMT와 같은 파이프라인 해저드의 은폐 효과를 싱글 스레드 성능을 가능한 한 희생하지 않고, CMP에 비해 적은 칩 면적으로 실현하는 것을 목표로 발명되었다.^[22]

4. 현대의 상용 기술로의 도입

인텔 펜티엄 4는 2002년에 출시된 3.06GHz 모델부터 동시 멀티스레딩을 구현한 최초의 현대 데스크톱 프로세서였으며, 이후 여러 프로세서에 도입되었다. 인텔은 이 기능을 하이퍼스레딩 기술(Hyper-Threading Technology)이라고 부르며, 기본적인 2개의 스레드 SMT 엔진을 제공한다. 인텔은 SMT가 없는 펜티엄 4에 비해 최대 30%의 속도 향상을 주장한다.^[4] 실제로 나타나는 성능 향상은 애플리케이션에 따라 크게 달라진다. 그러나 프로세서의 모든 주의를 필요로 하는 두 개의 프로그램을 실행하는 경우, 하이퍼스레딩이 켜져 있으면 프로그램 중 하나 또는 둘 다가 약간 느려지는 것처럼 보일 수 있다.^[5] 이는 펜티엄 4의 재생 시스템이 귀중한 실행 리소스를 묶어 대역폭, 캐시, TLB(Translation Lookaside Buffer), 재정렬 버퍼 항목과 같은 리소스에 대한 경쟁을 증가시키고, 두 프로그램 간에 프로세서 리소스를 균등화하여 다양한 양의 실행 시간을 추가하기 때문이다. 펜티엄 4 프레스콧 코어는 재생 대기열을 얻어 재생 시스템에 필요한 실행 시간을 줄였다. 이것은 그 성능 저하를 완전히 극복하기에 충분했다.^[6]

최신 Imagination Technologies(이매지네이션 테크놀로지스)의 MIPS 아키텍처 설계에는 "MIPS MT"라는 SMT 시스템이 포함되어 있다.^[7] MIPS MT는 헤비급 가상 처리 요소와 경량 하드웨어 마이크로스레드를 모두 제공한다. RMI Corporation(RMI)는 쿠퍼티노에 본사를 둔 스타트업으로, 각각 4개의 스레드를 실행하는 8개의 코어를 기반으로 하는 프로세서 SoC(System-on-a-chip)를 제공하는 최초의 MIPS 벤더이다. 스레드는 각 사이클마다 다른 스레드를 실행할 수 있는 파인 그레인 모드로 실행될 수 있다. 스레드에 우선순위를 할당할 수도 있다. Imagination Technologies MIPS CPU는 코어당 2개의 SMT 스레드를 가지고 있다.

IBM의 블루진(Blue Gene)/Q는 4방향 SMT를 가지고 있다.

2004년 5월에 발표된 IBM POWER5는 듀얼 코어 듀얼 칩 모듈(DCM) 또는 쿼드 코어 또는 옥타 코어 멀티 칩 모듈(MCM)으로 제공되며, 각 코어는 2개의 스레드 SMT 엔진을 포함한다. IBM의 구현은 이전 구현보다 더 정교하다. 다양한 스레드에 서로 다른 우선순위를 할당할 수 있으며, 더 파인 그레인 방식이며, SMT 엔진을 동적으로 켜고 끌 수 있어 SMT 프로세서가 성능을 향상시키지 못하는 워크로드를 더 잘 실행할 수 있다. 이것은 IBM의 두 번째로 일반적으로 사용 가능한 하드웨어 멀티스레딩 구현이다. 2010년, IBM은 각 프로세서가 4개의 동시 인텔리전트 스레드를 가진 8개의 코어를 가진 POWER7 프로세서를 기반으로 하는 시스템을 출시했다. 이는 해당 시점에 예약된 프로세스 스레드 수에 따라 1개의 스레드, 2개의 스레드 또는 4개의 스레드 사이에서 스레딩 모드를 전환한다. 이는 최소 응답 시간 또는 최대 처리량을 위해 코어의 사용을 최적화한다. IBM POWER8은 코어당 8개의 지능형 동시 스레드(SMT8)를 가지고 있다.

2013년 z13 프로세서부터 시작하는 IBM Z는 코어당 2개의 스레드(SMT-2)를 가지고 있다.

많은 사람들이 선 마이크로시스템즈(Sun Microsystems)의 울트라SPARC T1 (2005년 11월 14일 출시 전까지 "Niagara"로 알려짐)과 현재는 단종된 프로세서 코드네임(codename) "Rock"(원래 2005년에 발표되었지만 여러 지연 끝에 2010년에 취소됨)이 SMT와 CMP 기술을 거의 전적으로 활용하는 SPARC의 구현이라고 보고했지만, Niagara는 실제로 SMT를 사용하지 않는다. Sun은 이러한 결합된 방식을 "CMT"라고 부르며, 전체 개념을 "처리량 컴퓨팅"이라고 부른다. Niagara는 8개의 코어를 가지고 있지만, 각 코어는 파이프라인이 하나뿐이므로 실제로 파인 그레인 멀티스레딩을 사용한다. 여러 스레드의 명령어가 매 사이클마다 문제 창을 공유하는 SMT와 달리, 프로세서는 매 사이클마다 다음 활성 스레드의 명령어를 발행하기 위해 라운드 로빈 방식을 사용한다. 이는 배럴 프로세서와 더 유사하게 만든다. Sun Microsystems의 Rock 프로세서는 다르다. 파이프라인이 하나 이상인 더 복잡한 코어를 가지고 있다.

오라클(Oracle Corporation) SPARC T3는 코어당 8개의 파인 그레인 스레드를 가지고 있으며, SPARC T4, SPARC T5, SPARC M5, M6 및 M7은 각 코어당 8개의 파인 그레인 스레드를 가지고 있으며, 이 중 2개는 동시에 실행할 수 있다.

후지쯔(Fujitsu) SPARC64 VI는 거친 입자 수직 멀티스레딩(VMT)을 가지고 있으며, SPARC VII 이상은 2방향 SMT를 가지고 있다.

인텔 아이테니엄(Itanium) Montecito는 거친 입자 멀티스레딩을 사용하고, Tukwila 이상은 2방향 SMT(듀얼 도메인 멀티스레딩 포함)를 사용한다.

인텔(Intel) 제온 파이(Xeon Phi)는 일반 하이퍼스레딩과 달리 비활성화할 수 없는 하드웨어 기반 스레드를 가진 4방향 SMT(시간 분할 멀티스레딩 포함)를 가지고 있다.^[8] 2008년에 처음 출시된 인텔 아톰(Intel Atom)은 명령어 재정렬, 추측 실행 또는 레지스터 이름 변경을 지원하지 않으면서 2방향 SMT(하이퍼스레딩으로 판매)를 특징으로 하는 최초의 인텔 제품이다. 인텔은 코어 마이크로아키텍처에서는 부재했던 네할렘 마이크로아키텍처를 통해 하이퍼스레딩을 다시 도입했다.

AMD 불도저 마이크로아키텍처 FlexFPU 및 공유 L2 캐시는 멀티스레드이지만, 모듈의 정수 코어는 단일 스레드이므로 부분적인 SMT 구현일 뿐이다.^[9][10]

AMD 젠 마이크로아키텍처는 2방향 SMT를 가지고 있다.

5. 작동 원리

멀티스레딩은 선점형 멀티태스킹과 개념이 비슷하지만, 현대의 슈퍼스칼라 프로세서에서 스레드 수준의 실행 단계로 제공된다.

동시 멀티 스레딩(SMT)은 다중 스레딩의 두 가지 주요 구현 방식 중 하나이며, 다른 형태는 시간적 다중 스레딩(슈퍼 스레딩이라고도 함)이다. 시간적 다중 스레딩에서는 주어진 파이프라인 단계에서 한 번에 하나의 명령 스레드만 실행할 수 있다. 동시 멀티스레딩에서는 주어진 파이프라인 단계에서 한 번에 둘 이상의 스레드의 명령을 실행할 수 있다. 이는 기본적인 프로세서 아키텍처를 크게 변경하지 않고 수행된다. 필요한 주요 추가 사항은 사이클에서 여러 스레드에서 명령을 가져올 수 있는 기능과 여러 스레드의 데이터를 저장할 수 있는 더 큰 레지스터 파일이다. 동시 스레드 수는 칩 설계자가 결정한다. CPU 코어당 두 개의 동시 스레드가 일반적이지만, 일부 프로세서는 훨씬 더 많은 스레드를 지원한다.^[1]

프로세서 설계에서 온칩 병렬성을 더 적은 자원 요구 사항으로 늘리는 두 가지 방법이 있다. 하나는 명령어 수준 병렬성(ILP)을 활용하려는 슈퍼스칼라 기술이고, 다른 하나는 스레드 수준 병렬성(TLP)을 활용하는 멀티스레딩 방식이다.

슈퍼스칼라는 여러 명령어를 동시에 실행하는 것을 의미하며, 스레드 수준 병렬성(TLP)은 하나의 프로세서 칩 내에서 여러 스레드의 명령어를 동시에 실행한다. 하나의 칩 내에서 둘 이상의 스레드를 지원하는 방법에는 다음과 같은 여러 가지가 있다.

• 인터리빙 멀티스레딩: 서로 다른 스레드의 여러 명령어를 인터리빙 방식으로 발행하며, 이는 시간적 멀티스레딩이라고도 한다. 인터리빙 발행 빈도에 따라 세분화된 멀티스레딩 또는 조립된 멀티스레딩으로 나눌 수 있다. '''세분화된''' 멀티스레딩은 배럴 프로세서에서와 같이 매 사이클마다 다른 스레드에 대한 명령어를 발행하는 반면, '''조립된''' 멀티스레딩은 현재 실행 중인 스레드가 긴 대기 시간 이벤트(페이지 부재 등)를 발생시키는 경우에만 다른 스레드의 명령어를 발행하도록 전환한다. 조립된 멀티스레딩은 스레드 간 컨텍스트 전환이 적은 경우에 더 흔하게 사용된다. 예를 들어, 인텔의 몬테시토 프로세서는 조립된 멀티스레딩을 사용하는 반면, 썬의 울트라SPARC T1은 세분화된 멀티스레딩을 사용한다. 코어당 파이프라인이 하나만 있는 프로세서의 경우 인터리빙 멀티스레딩이 유일한 가능한 방법이다. 사이클당 최대 하나의 명령어만 발행할 수 있기 때문이다.
• 동시 멀티스레딩(SMT): 한 사이클에 여러 스레드의 여러 명령어를 발행한다. 프로세서는 이를 위해 슈퍼스칼라여야 한다.
• 칩 레벨 멀티프로세싱(CMP 또는 멀티코어): 둘 이상의 프로세서를 하나의 칩에 통합하며, 각 프로세서는 독립적으로 스레드를 실행한다.
• 멀티스레드/SMT/CMP의 모든 조합.

6. 장점 및 단점

동시 멀티스레딩(SMT)은 시간적 멀티스레딩과 함께 멀티스레딩의 주요 구현 방식 중 하나이다. SMT는 주어진 파이프라인 단계에서 한 번에 둘 이상의 스레드 명령을 실행할 수 있게 한다. 이를 위해 필요한 주요 변경 사항은 한 사이클에서 여러 스레드의 명령을 가져오는 기능과 여러 스레드의 데이터를 저장할 수 있는 더 큰 레지스터 파일이다. 일반적으로 CPU 코어당 두 개의 동시 스레드를 지원하지만, 일부 프로세서는 더 많은 스레드를 지원하기도 한다.^[1]

SMT는 프로세서의 효율성을 높이는 기술이지만, 공유 자원 충돌로 인해 성능이 저하될 수도 있다. SMT의 장단점을 요약하면 다음과 같다.

• 장점

인텔은 자사의 SMT 기술인 하이퍼 스레딩 기술(HTT)을 통해 서버 애플리케이션에서 CPU 처리량을 최대 30% 향상시킬 수 있다고 밝혔다.^[29]

• 단점

6. 1. 장점

• 메모리 지연 시간 숨김: SMT는 메모리 접근과 같이 시간이 오래 걸리는 작업을 하는 동안 다른 스레드를 실행하여 프로세서가 쉬는 시간을 줄인다.^[1]
• 효율성 향상: SMT는 프로세서 내부의 자원을 최대한 활용하여, 단일 스레드만으로는 완전히 사용되지 않는 부분까지 활용한다.
• 계산 처리량 증가: 사용되는 하드웨어 양에 비해 더 많은 계산을 처리할 수 있게 된다.^[1]
• 가상 SMP 환경 제공: 단일 CPU에서 여러 스레드를 동시에 실행하여, 마치 여러 개의 CPU가 있는 것처럼(대칭형 멀티프로세싱, SMP) 보이게 한다. 이를 통해 운영체제는 여러 프로세서를 활용할 수 있게 된다.
• 프로세서 자원 활용 극대화: SMT의 본래 목적은 프로세서 내부의 각 실행 유닛 사용률을 높이는 것이다. 예를 들어 정수 연산만 하는 스레드와 부동 소수점 연산만 하는 스레드를 동시에 실행하면 자원 경합이 적어 효율적이다.^[22]

6. 2. 단점

참조

_[1] 웹사이트 The First Direct Mesh-to-Mesh Photonic Fabric https://hc2023.hotch[...] 2024-02-08
_[2] 문서 ASPLOS'11
_[3] 웹사이트 End of IBM ACS Project http://people.cs.cle[...] School of Computing, Clemson University 2011-05-25
_[4] 간행물 Hyper-Threading Technology Architecture and Microarchitecture http://www.diku.dk/O[...] 2002-02-14
_[5] 웹사이트 CPU performance evaluation Pentium 4 2.8 and 3.0 http://users.telenet[...] 2011-04-22
_[6] 웹사이트 Replay: Unknown Features of the NetBurst Core. Page 15 http://www.xbitlabs.[...] xbitlabs.com 2011-04-24
_[7] 웹사이트 MIPS MT ASE description https://www.imgtec.c[...]
_[8] 웹사이트 Best Practice Guide Intel Xeon Phi v1.1 http://www.prace-ri.[...] Partnership for Advanced Computing in Europe 2014-02-18
_[9] 웹사이트 AMD Bulldozer Family Module Multithreading http://cdn3.wccftech[...] wccftech 2013-07
_[10] 웹사이트 AMD unveils Flex FP https://www.bit-tech[...] bit-tech 2010-10-28
_[11] 웹사이트 Soft Machines unveils VISC virtual chip architecture | bit-tech.net https://bit-tech.net[...]
_[12] 웹사이트 Examining Soft Machines' Architecture: An Element of VISC to Improving IPC http://www.anandtech[...] AnandTech 2016-02-12
_[13] 웹사이트 Next Gen Processor Performance Revealed https://vrworld.com/[...] VR World 2016-02-04
_[14] 웹사이트 Architectural Waves http://www.softmachi[...] Soft Machines
_[15] 웹사이트 Replay: Unknown Features of the NetBurst Core. Page 15 http://www.xbitlabs.[...] xbitlabs.com 2011-04-24
_[16] 웹사이트 How good is hyperthreading? http://agner.org/opt[...]
_[17] 웹사이트 Hyper-Threading Considered Harmful http://www.daemonolo[...]
_[18] 웹사이트 TLBleed: When Protecting Your CPU Caches is Not Enough https://www.blackhat[...]
_[19] 문서 T. Marr et al.,Hyper-Threading Technology Architecture and Microarchitecture,Intel Technology Journal Q1, 2002, HYPER-THREADING TECHNOLOGY
_[20] 문서 T. Marr et al.,Hyper-Threading Technology Architecture and Microarchitecture,Intel Technology Journal Q1, 2002, Processor Microarchitecture節第1パラグラフ
_[21] 문서 Dean M. Tullsen, Susan J. Eggers, and Henry M. Levy, ISCA96, Simultaneous Multithreading: Maximizing On-Chip Parallelism (1995), Figure 1
_[22] 문서 Dean M. Tullsen, Susan J. Eggers, and Henry M. Levy, ISCA96, Simultaneous Multithreading: Maximizing On-Chip Parallelism (1995), Abstract
_[23] 웹사이트 PassMark - Intel Core i9-9900K @ 3.60GHz - Price performance comparison https://www.cpubench[...]
_[24] 웹사이트 PassMark - Intel Core i7-9700K @ 3.60GHz - Price performance comparison https://www.cpubench[...]
_[25] 웹사이트 Benchmark guidelines | cpu-monkey https://www.cpu-monk[...]
_[26] 웹사이트 Intel Core i9-9900K Benchmark, Test and specs | cpu-monkey https://www.cpu-monk[...]
_[27] 웹사이트 Intel Core i7-9700K Benchmark, Test and specs | cpu-monkey https://www.cpu-monk[...]
_[28] 웹사이트 Intel Core i9-9900K vs Intel Core i7-9700K Benchmark, comparison and differences | cpu-monkey https://www.cpu-monk[...]
_[29] 웹사이트 ハイパースレッディングとは？- インテル https://www.intel.co[...]
_[30] 웹사이트 完全版!! 「Core i7」極限検証 - 内部アーキテクチャ解析編 (23) | マイナビニュース https://news.mynavi.[...]
_[31] 웹사이트 マルチコアCPUの消費電力はスケジューリングで変わる？ (4/4) https://ascii.jp/ele[...]
_[32] 웹사이트 Core iシリーズにも使われる「SMT」の利点と欠点 (4/4) https://ascii.jp/ele[...]
_[33] 웹사이트 Intel次期CPU「Alder Lake」はWindows 11に最適化されたスレッド割り当て機能を搭載 - PC Watch https://pc.watch.imp[...]
_[34] 웹사이트 HotChips 33で判明したAlder Lakeの詳細　インテル CPUロードマップ (1/3) https://ascii.jp/ele[...]
_[35] 웹사이트 一つのCPUで複数のスレッドを実行する技術「SMT」が合理的でなくなってきているとの指摘 - GIGAZINE https://gigazine.net[...]
_[36] 뉴스 Hyper-Threading有効時にスレッド上の情報が盗まれる「PortSmash」 ～Intel製品のほかRyzenにも影響か - PC Watch https://pc.watch.imp[...] PC Watch
_[37] 뉴스 Ryzen/EPYCの実行ユニットスケジューラに脆弱性が発見される - PC Watch https://pc.watch.imp[...] PC Watch
_[38] 논문 Design of an 8-wide superscalar RISC microprocessor with simultaneous multithreading 2002
_[39] 뉴스 西川善司の3DゲームファンのためのPS3アーキテクチャ講座 https://game.watch.i[...] game.watch.impress.co.jp
_[40] 간행물 日経コンピュータ2007年10月1日号p181 日経コンピュータ 2007-10-01
_[41] 뉴스 Ryzenはなぜ「ゲーム性能だけあと一歩」なのか？ テストとAMD担当者インタビューからその特性と将来性を本気で考える https://www.4gamer.n[...] 4gamer.net
_[42] 뉴스 Arm、自動車向けアプリケーションプロセッサIP「Cortex-A65AE」を発表 | マイナビニュース https://news.mynavi.[...] マイナビニュース
_[43] 웹사이트 http://www.theregist[...] theregister.co.uk
_[44] 웹사이트 How good is hyperthreading? (하이퍼스레딩이 얼마나 좋은가?) http://agner.org/opt[...] agner.org
_[45] 웹사이트 Hyper-Threading Considered Harmful (하이퍼스레딩은 해로운 것으로 생각된다) http://www.daemonolo[...] daemonology.net